전자계산기 구조 : 1-논리회로

1장 논리 회로의 기본

불 대수(Boolean Algebra)

> 불 대수는 논리 회로를 분석하고 수학적으로 그 연산은 효현하고자 사용하는 대수식으로 논리 대수라고도 한다.

 

불 대수의 특징

> 논리 변수 사이의 진리표를 대수 형식으로 표시한다.

> 논리 변수를 조작하여 주어진 회로 기능을 수행하는데 있어 가장 간단한 회로를 결정하고자 사용한다.

> 불 대수의 모든 변수를 0과 1의 값만 가질 수 있다.

> 논리 회로의 입출력 관계를 대수 형식으로 표시한다.

 

논리 게이트(Logic Gate)

> 논리 회로를 구성하는 기본 소자, 2진 정보를 취급하는 기본 논리 회로이다.

 

NOT

> 입력 값이 0이면 1을 출력하고 1이면 0을 출력

AND

> 입력 값이 모두 1일 때만 1출력

 

OR

> 입력 값이 모두 0일 때만 0 출력

 

NOR

> 입력 값이 모두 0일 때만 0 출력

 

NAND

> 입력 값이 모두 1일 때만 0 출력

 

Exclusive OR

> A,B 입력 값이 서로 다를 때는 1 출력, 같을 때는 0 출력

 

Exclusive NOT OR

> A,B 입력 값이 서로 같을 때는 1 출력, 다를 때는 0 출력

불 대수에 의한 최소화

> 먼저 원하는 논리 동작에 따른 진리표를 작성하여 거기에 따른 논리식을 얻고, 이 논리식을 이용하여 최소화하는 방법이다.

 

2장 조합 논리 회로

조합 논리 회로(Combinational Logic Circuit)의 기본

> 논리 게이트의 조합으로 만들어지는 회로로 입력에 의해서만 출력이 결정되는 회로를 의미한다.

> 현재의 입력 변화에 의해서만 출력이 결정되는 회로이다.

 

조합 논리 회로의 종류

반가산기(Half Adder)

> 2개의 2진 입력 변수 A와 B를 더한 합S와 자리 올림수 C를 얻는 회로이다.

> 하나의 AND게이트와 XOR(eXclusive OR) 게이트를 조합해서 만들어진다.

 

전가산기(Full Adder)

> 2진수 가산을 완전히 하기 위하여 아래 자리로부터 자리 올림된 수도 고려하여 3개의 2진수를 더할 수 있게 만든 회로이다.

> 반가산기 2개와 OR게이트 1개를 연결하여 구성한다.

 

병렬 가산기(Parallel Adder)

> 여러 비트를 가산하기 위한 회로이다.

> 반가산기(Half Adder) 또는 전가산기(Full Adder)를 여러 개 합쳐서 만들어진다.

> 전가산기를 가지고 n비트 병렬 가산기를 만들 경우 전가산기 n개가 필요하고 반가산기 가지고 만들 경우는 (2n-1)개의 반가산기와 (n-1)개의 OR게이트가 필요하다.

 

디코더(Decoder)

> 디코더는 컴퓨터 내부에서 2진수로 코드화된 데이터를 해독하여 대응되는 한 개의 신호로 바꾸어 주기 때문에 해독기라 한다.

> n개의 입력으로 최대 2n개의 출력을 얻을 수 있따.

> AND 게이트로 만들어진다.

 

3장 순서 논리 회로

순서 논리 회로(Sequential Logic Circuit)의 기본

> 입력과 내부 상태의 조합에 의해 출력이 결정되는 회로이다.

> 플립플롭이나 레지스터 장치로 구성되는 회로이다.

> 기억 능력을 갖추고 있는 회로이다.

 

플립플롭(Flip-Flop)

플립플롭(Flip-Flop)은 순서 논리 회로를 구성하는 기본 기억 소자로 1비트를 기억할 수 있는 2진 Cell을 의미한다.

> 플립플롭은 1비트 기억 소자이다.

> 플립플롭의 저장 상태를 바꾸어서 회로의 기능을 변경할 수 있다.

 

JK 플립플롭

> JK 플립플롭은 RS플립플롭에서 S와 R이 각각 1일 때 허용되지 않는 것을 보완해서 이것이 허용되도록 고안된 플립플롭이다.

> RS 플립플롭의 내부 상태와 입력 상태를 AND 게이트로 처리하여 입력하는 플립플롭이다.